Prof. Dr.-Ing. Frank Kesel

 Lehrveranstaltungen
Skripten
 Labors
 Diplomarbeiten und Projektarbeiten
 Projekte
 Berufliche Erfahrungen und Arbeitsgebiete
  Veröffentlichungen, Vorträge, etc.   

Was ist Mikroelektronik / Integrierte Schaltungstechnik?

Mikroelekronik ist die Integration von elektronischen Bauelementen (Transistoren, Widerstände, Kondensatoren) auf einem halbleitenden Substrat (Chip, z.B. Silizium) um bestimmte Funktionen wie beispielsweise Mikroprozessoren oder Speicher in einer integrierten Schaltung (IC) zu realisieren. Die ständige Verringerung der Abmessungen der Bauelemente auf dem Chip, die heute weniger als 100 Nanometer betragen können, führen zu der Möglichkeit immer mehr Bauelemente auf der gleichen Chipfläche zu integrieren. So ist es heute möglich, mehrere Millionen Transistoren auf einem Chip von weniger als 1cm Kantenlänge unterzubringen. Die schnellen Fortschritte der Mikroelektronik sind der wesentliche Grund für die schnellen Entwicklungsschritte beispielsweise bei Personal Computern (PCs) oder Mobilfunktelefonen, die in der ständigen Verbesserung der Leistungsparameter wie z.B. Taktfrequenz (PC) oder Standby/Talk-Zeiten (Mobiltelefon) ihren Ausdruck finden. ICs werden jedoch nicht nur von großen Halbleiterherstellern, wie z.B. Intel, enwickelt, sondern können auch als kundenspezifische ICs (z.B. ASICs, FPGAs) von jedem entwickelt werden, der über entsprechendes Know-How und rechnergestützte Entwurfswerkzeuge (CAE) verfügt. Auf diesen ASICs oder FPGAs ist es möglich, komplexe Funktionen, wie beispielsweise komplette Mikrocontrollersysteme, zu integrieren. Eigene ASIC-Entwicklungen werden beispielsweise von grösseren Firmen der Automobil- oder Mobilfunkindustrie betrieben, sind jedoch, bei richtiger Auswahl der Technologie, auch für mittelständische Firmen möglich. Im Gegensatz zu ASICs, bei welchen in der Regel alle Layoutmasken kundenspezifisch entwickelt werden müssen, sind insbesondere vorgefertigte, reprogrammierbare ICs, wie FPGAs, eine interessante und kostengünstige Alternative für schnelles Prototyping oder bei kleinen Stückzahlen.
Auch in Zukunft wird die Mikroelektronik der Motor des wirtschaftlichen Wachstums sein und damit auch zukunftssichere Ingenieurarbeitsplätze bereitstellen.
Das Fachgebiet "Integrierte Schaltungstechnik" an der FH Pforzheim vermittelt den Studierenden Kenntnisse der Technologie und des Entwurfs mikroelektronischer Systeme. Im Vordergrund steht dabei der Entwurf komplexer Systeme mittels Hardwarebeschreibungssprachen (z.B. VHDL, SystemC) und die Umsetzung in eine mikroelektronische Realisierung als ASIC oder FPGA unter Berücksichtigung der technologischen Randbedingungen mit Hilfe von modernen CAE-Werkzeugen im Labor Integrierte Schaltungstechnik (IC Design) . 


Als Beispiel für eine ASIC-Entwicklung sei auf den CIS-Chip verwiesen. Hierbei handelt es sich um einen vollkundenspezifischen IC, bei welchem alle Layoutmasken selbst entworfen wurden. Der Chip wurde im Rahmen einer Projektarbeit von Studierenden des Fachbereichs entwickelt.


Lehrveranstaltungen
 

Titel

Umfang

Angebot im

Inhalt
Master "Embedded Systems"
Systems-on-Chip 4 SWS WS13/14 FPGA-Technologie, VHDL-RTL-Design, Logiksynthese und Timing-Analyse, Physikalischer Entwurf von FPGAs, SystemC
Rechnersysteme 2 SWS SS13 ISA, Pipelining, Speicherhierarchie, Cache, DMA, Externe Schnittstellen, Synchrone und asynchrone Busse, Mehrbussysteme, Busarbitration, Beispielsysteme (AMBA etc.), Cache
Labor Rechnersysteme 2 SWS SS13 Entwurf eines SOC-Systems mit dem Xilinx-EDK-System auf einem Virtex-5-Eval-Board, basierend auf dem MicroBlaze-Prozessor
Bachelor "Technische Informatik", "Elektrotechnik/Informationstechnik", "Mechatronik", "Medizintechnik"

Mikrocontroller (MEC, MED)

2 SWS

WS13/14

Grundbegriffe, Architektur des Cortex-M0-Prozessors, Programmierung Cortex-M0 in C, Interrupts, Speichersystem, Peripherie
Mikrocontroller 3 SWS SS13 Grundbegriffe, Architektur des Cortex-M0-Prozessors, Programmierung Cortex-M0 in C, Interrupts, Speichersystem, Peripherie

Hardware-
beschreibungs-
sprachen (HBS)

2 SWS

WS13/14

Modellierung von digitalen Schaltungen, Struktur- und Verhaltensbeschreibung, Sprachelemente in VHDL, Parallele und sequentielle Anweisungen, Beschreibung von Signalverläufen, Beschreibung von kombinatorischer und sequentieller Logik, Parametrisierung von VHDL-Modellen

Mikroelektronik

3 SWS

SS13

Grundlagen CMOS-Schaltungstechnik, Kombinatorische und sequentielle CMOS-Schaltungen, MOS Halbleiterspeicher, PLDs, FPGAs
Rechnerarchitektur 2 SWS SS13 Historische Entwicklung der Rechner, Leistungsbewertung von Rechnern, Instruktionssatzarchitekturen, Pipelining, Speichersysteme, Cache
Technische Informatik 1 2 SWS SS13 Die ARM-Prozessoren, ARM7/ARM9-Architektur, Die Cortex-M3-Architektur, Systeme mit ARM-Prozessorkernen

Labor Mikrocontroller

2 SWS

WS13/14

Begleitend zur Vorlesung "Mikrocontroller":
Entwurf von Beispielapplikationen in C auf dem Cortex-M0
Labor HBS 2 SWS WS13/14 Entwurf von digitalen Schaltungen mit VHDL auf einem PLD

Einführung in SystemC

2 SWS

SS13

Modellierung von HW/SW-Systemen, C++-Grundlagen, RTL-Modelle in SystemC, Ports, Interfaces und Kanäle, Simulation von SystemC-Modellen (incl. Übungen am PC)

 Skripten und weitere Hilfsmittel zu den Lehrveranstaltungen. (Passwort erforderlich!)

Labors


Diplomarbeiten und Projektarbeiten

Eingeworbene Drittmittel, Beratungs-, Forschungs- und Entwicklungsprojekte (Hochschule und Steinbeis-Transfer-Zentrum)


Berufliche Erfahrungen und Werdegang, Funktionen an der Hochschule Pforzheim

seit 2013:

2.7.2008 - 16.11.2011:

1.2.2005 - 2.7.2008:

seit 1.9.2002:

seit 1.1.1999:

1994 - 1998

1990 - 1994

1988 - 1989

Arbeitsgebiete / fachliche Interessen

Gutachtertätigkeiten

Mitgliedschaften

VDI: VDE/VDI-Gesellschaft für Mikroelektronik, Mikro- und Feinwerktechnik (VDE/VDI-GMM)

MPC: Multi-Projekt Chip Gruppe (Homepage)

edacentrum e.V.: electronic design automation centrum  (Homepage)

EUROPRACTICE (Homepage)


Ausbildung

1980 : Abitur am Schillergymnasium Offenburg
1981 - 1988 : Studium der Elektrotechnik an der Universität Karlsruhe (TH), Abschluß als Dipl.-Ing.
1994 : Promotion zum Dr.-Ing. an der Universität Hannover, Institut für Theoretische Elektrotechnik, bei Professor Mucha

Buchveröffentlichungen

Veröffentlichungen und Konferenzbeiträge

  1. Kesel, F.; "Systemmodellierung mit SystemC"; Entwicklerforum Embedded-System-Entwicklung; München, 11.7.-12-7.2012
  2. Netzeband, A.; Kesel, F.; Greiner, T.; "Entwurf eines dynamisch rekonfigurierbaren Rechensystems auf Basis eines Virtex-5 FPGAs"; 46. Workshop der Multi-Projekt Chip Gruppe, Furtwangen, Juli 2011
  3. Scheffler, M.; Kesel, F.; "Dynamische, partielle Rekonfigurierung eines Xilinx Virtex-5 FPGAs", 44. Workshop der Multi-Projekt Chip Gruppe, Reutlingen, Juli 2010, Tagungsband ISSN 1862-7102
  4. Hättich, C.; Kesel, F.; "PLB-to-Wishbone Bridge - Eine Brücke zwischen proprietärer und Open-Source-Hardware", 44. Workshop der Multi-Projekt Chip Gruppe, Reutlingen, Juli 2010, Tagungsband ISSN 1862-7102
  5. Schumacher, F., Sessler, R., Nothacker, S., Greiner, T.,  Kesel, F.; "Architektur für die Anbindung eines CMOS-Kameramoduls mit Low-Level Interface an einen FPGA", 43. Workshop der Multi-Projekt Chip Gruppe, Göppingen, Februar 2010, Tagungsband ISSN 1862-7102
  6. Holzer, M., Greiner, T., Schumacher, F., Kesel, F.; "Vom UML-Modell einer Zustandsmaschine zu deren VHDL- und SystemC-Architektur", 42. Workshop der Multi-Projekt Chip Gruppe, Karlsruhe, Juli 2009, Tagungsband ISSN 1862-7102
  7. Bartholomä, R.; Greiner, T.; Kesel, F.; Rosenstiel, W.; "A Systematic Approach for Synthesizing VLSI Architectures of Lifting-Based Filter Banks and Transforms"; IEEE Transactions on Circuits and Systems, Vol. 55, No. 7, August 2008, ISSN 1549-8328
  8. Kesel, F.; "Systemdesign mit SystemC"; 40. Workshop der Multi-Projekt Chip Gruppe, Konstanz, Juli 2008, Tagungsband ISSN 1862-7102, (Paper)
  9. Bartholomä, R., Greiner, T., Kesel, F., Rosenstiel, W.; "AUTOMATIC SYNTHESIS OF VLSI ARCHITECTURES FOR ARBITRARY LIFTING FACTORIZED M-CHANNEL FILTER BANKS AND TRANSFORMS"; 2008 IEEE Int'l Conference on Acoustics, Speech and Signal Processing; Las Vegas, USA, April 2008
  10. Gaiser, M., Kesel, F.; „Lohnt sich der Einsatz verlustleistungsoptimierender Buskodierverfahren?"; 37. Workshop der Multi-Projekt Chip Gruppe, Pforzheim, Februar 2007,  Tagungsband ISSN 1862-7102
  11. Lehmann, P.; Gaiser, M., Kesel, F.; „MIPS-Prozessorsystem mit verlustleistungsoptimierter Buskodierung“; 36. Workshop der Multi-Projekt Chip Gruppe, Mannheim, Juli 2006
  12. Kulle, P., Bartholomä, R., Kesel, F.; „Untersuchung von Verfahren zum verlustleistungsoptimierten Entwurf von Schaltwerken“; 34. Workshop der Multi-Projekt Chip Gruppe, Heilbronn, Juli 2005
  13. Strasser, M., Gaiser, M., Kesel, F.; „Untersuchung von Kodierverfahren zur Minimierung der Leistungsaufnahme von SOC-Bussen“; 34. Workshop der Multi-Projekt Chip Gruppe, Heilbronn, Juli 2005
  14. Funcke, A., Kesel, F.; „SOPC-Entwicklung einer netzwerkfähigen Laserscannersteuerung”; 33. Workshop der Multi-Projekt Chip Gruppe, Aalen, Januar 2005 (Best Paper Award)
  15. Bartholomä, R., Greiner, T., Kesel, F.; „Design of a Flexible VLSI Architecture for M-Channel Filter Bank Lifting Factorizations”; 2005 IEEE International Conference on Acoustics, Speech and Signal Processing, Philadelphia, USA, März 2005
  16. Bartholomä, R., Greiner, T., Kesel, F.; „A Scalable VLSI Architecture for M-Channel Wavelets based on Arbitrary Lifting Factorizations suitable for Real-Time Applications”; GSPx (The Embedded Signal Processing Conference), Santa Clara, USA, September 2004
  17. Bangha, S., Hoffmann, U., Kesel, F., Blankenbach, K.; „Analyse und Umsetzung einer kostenoptimierten Displayansteuerung in Hard- und Software am Beispiel eines Messgerätes der Ortungstechnik“; Electronic Displays 2004, Wiesbaden, September 2004
  18. Reckmann, F., Felleisen, M., Kesel, F.; "Entwicklung einer zur SPS alternativen Automatisierungsplattform auf Basis eines rekonfigurierbaren FPGA"; in: Steuerungstechnik aktuell – Ausgabe 2004, Oldenbourg Industrieverlag München, 2004
  19. Bartholomä, R., Kesel, F.; "MATLAB HW Synthesis Using SystemC“; SystemC University Booth, 9. European SystemC Users Group Meeting, DATE Exhibition, Paris, Februar 2004
  20. Bartholomä, R., Kesel, F.; "Implementation of Signal Processing Algorithms Using FPGAs"; 30. Workshop der Multi-Projekt Chip Gruppe, Konstanz, Juli 2003
  21. Reckmann, F., Felleisen, M., Kesel, F.; "Schnelle, parallele Bearbeitung von Automatisierungsaufgaben auf der Basis eines rekonfigurierbaren FPGA im Einsatz als Automatisierungssystem oder in Feldgeräten"; GMA-Kongress, 3./4.6.2003, Baden-Baden
  22. Bartholomä, R., Kesel, F.; "Implementing Signal Processing Algorithms on FPGAs"; Radioelektronika 2003, 6./7.5.2003, Brno, Tschechien
  23. Kesel, F.; "Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform"; Embedded World, Nürnberg, 18.-20.2.2003
  24. Reckmann, F., Felleisen, M., Kesel, F.; "Einsatz von rekonfigurierbaren FPGA in der Automatisierung"; Horizonte Nr. 21, Dezember 2002
  25. Bartholomä, R., Greiner, T., Kesel, F.; "Methoden, Werkzeuge und Architekturen zum Entwurf und zur Realisierung von Signal- und Bildverarbeitungsalgorithmen für die Umsetzung in programmierbarer Hardware"; 28. Workshop der Multi-Projekt Chip Gruppe, Reutlingen, Juni 2002
  26. Ernst, D., Ratz, A., Kesel, F.; "CIS - Chip im Schmuck"; 28. Workshop der Multi-Projekt Chip Gruppe, Reutlingen, Juni 2002
  27. Reckmann, F., Felleisen, M., Kesel, F.; "Entwicklung einer zur SPS alternativen Automatisierungsplattform auf Basis eines rekonfigurierbaren FPGA"; atp Automatisierungstechnische Praxis, Heft 4, April 2002, Verlag Oldenbourg
  28. Reckmann, F., Felleisen, M., Kesel, F.; "Entwicklung einer Automatisierungsplattform auf der Basis eines rekonfigurierbaren FPGAs unter Verwendung von High-Level Synthese "; Embedded Intelligence, Nürnberg, 21.2.2002
  29. Kesel, F.;"Verlustleistung in hochintegrierten CMOS-Digitalschaltungen"; 26.Workshop der Multi Projekt Chip Gruppe, Pforzheim, Juli 2001
  30. Kesel, F.; "ASIC System Design Ausbildung mit einem RISC IP Core"; 25.Workshop der Multi Projekt Chip Gruppe, Aalen, Februar 2001
  31. Kesel, F.; "ASIC System Design Education using Mentor Graphics Tools"; Mentor Graphics User's Group Conference, Salzburg, 2000
  32. Kesel, F.; "Built-In Self-Test of CMOS Random Logic Using Iddq-Testing"; 17th IEEE Workshop on Design for Testability, Vail, USA, 1994
  33. Kesel, F.; "Selbsttest von nicht-regulären CMOS-Schaltungen in sicherheitskritischen Anwendungen"; Dissertation, Universität Hannover, 1994
  34. Kesel, F.; "Design of self-testable circuits for logic and parametric self-test"; ARCHIMEDES-Workshop on "Synthesis - Architectural Testability Support", Montpellier, Frankreich, 1993
  35. Kesel, F.; "Built-In Self-Test mit hoher Defekterfassung durch On-Chip Iddq-Monitoring"; 5.ITG/GI/GME-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Holzhau, 1993
  36. Kesel, F.; Wunderlich, H.-J.: "Automatische Synthese selbsttestbarer Moduln für hochkomplexe Schaltungen"; ITG-Fachtagung "Mikroelektronik in der Informationstechnik", Stuttgart, 1989
  37. Kesel, F.; Wunderlich, H.-J.: "Parametrisierte Speicherzellen zur Unterstützung des Selbsttests mit optimierten und konventionellen Zufallsmustern"; 4.E.I.S.-Workshop, Bonn, 1989

Vorträge

  1. Gaiser, M.; Kesel, F.; "Cost and Benefit of  Power-Optimizing Bus Encoding Techniques"; LEMOS-Workshop, Hannover, 18.5.06
  2. Kesel, F.; "Reduktion der Leistungsaufnahme von digitalen CMOS VLSI-Schaltungen"; Robert Bosch GmbH, Reutlingen, 5.11.1999
  3. Kesel, F.; "Some Thoughts on IC Design Challenges for Mobile Systems"; Philips Semiconductors, Zürich, 14.12.1998

Industrieseminare

  1. FPGA-Design mit VHDL - Aufbauseminar; Seminar an der Technischen Akademie Esslingen, 2012 - 2013
  2. Digitales Hardwaredesign mit VHDL und FPGAs; Seminar an der Technischen Akademie Esslingen,
    2006 - 2013
  3. Systemmodellierung mit SystemC; Seminar Hochschule Pforzheim, 27.7.-28.7.2010
  4. Digitales Hardwaredesign mit VHDL und FPGAs; Seminar für die Firma AEG | MIS, 10.-12.9.2008
  5. System Design mit SystemC; Seminar für die Firma Robert Bosch GmbH, Reutlingen, 28.1.2008 
  6. Hardware Design mit VHDL; Seminar für die Firma Stöber Antriebstechnik, Pforzheim, 4./5.12.2004

Berufsbegleitende Studiengänge

  1. Digitaltechnik 2; Bachelorstudiengang Mechatronik an der Technischen Akademie Esslingen, 2010 - 2013
  2. Mikrocomputertechnik 1; Bachelorstudiengang Mechatronik an der Technischen Akademie Esslingen, 2012 - 2013

Auszeichnungen und Preise

  1. Lehrpreis der Fakultät für Technik, Hochschule Pforzheim, für hervorragende Lehre im Jahr 2010
  2. Research Excellence Award Pforzheim für herausragende Leistungen am Institut für Angewandte Forschung, 2004 
  3. atp Automation Award 2002, zusammen mit F.Reckmann und M.Felleisen im Wettbewerbsfeld 1: "Wissenschaftliche Methoden und Modelle der Automatisierungstechnik", für den in der atp 4/2002 veröffentlichten Beitrag "Entwicklung einer zur SPS alternativen Automatisierungsplattform auf Basis eines rekonfigurierbaren FPGA"

Patente

  1. Self-testing method for irregular CMOS switching structures with high defect detection
    U.S. Patent No. 5554941, 10.9.1996
  2. Self-test device for memories, decoders, etc.
    U.S. Patent No. 5574690, 12.11.1996


Privatadresse

Letztes Update: F.Kesel, 14.5.2013